在半导体制造技术国际会议“2010 Symposium on VLSI Technology”上，东京大学宣布与大日本印刷、富士通微电子（现富士通半导体）、富士通研究所以及迪思科（Disco）共同在厚度降至10μm以下的半导体晶圆上形成了强介电体存储器（FeRAM）和CMOS逻辑电路，并证实在薄型化前后元件特性没有发生大的变化。该研究目的是利用在晶圆上层叠晶圆，即通过TSV（Through Silicon Via，硅贯通孔）进行三维连接的WoW（Wafer-on-Wafer）技术，安装层叠100层的超大容量存储器，将高度控制在2mm以内等。
东京大学等推进晶圆实现极薄化的主要目的是降低TSV的成本。因为通过降低晶圆厚度，可以缩短随着TSV形成而需要的蚀刻和镀层填充时间。从而降低形成TSV所需的工艺成本。
此次在9μm厚的半导体晶圆上制成了FeRAM。在晶体管与金属之间形成了PZT电容器。晶圆的薄型化过程首先通过背面研磨（Back Grind）技术从背面开始削薄，然后通过CMP进行表面处理。据东京大学介绍，在薄型化前后，PZT电容器的滞后特性几乎没有发生变化。
东京大学等还在更加薄的7μm厚半导体晶圆上形成了CMOS逻辑电路。据悉，关于特性易受外部应力影响的pMOS晶体管，在检查导通电流和结漏电流时，未发现薄型化前后有明显的变化。晶圆实现薄型化时，在背面研磨之后，利用可更仔细进行研磨的UPG（Ultra Poligrind）技术进行了表面处理。
选择UPG作为CMOS逻辑电路用晶圆表面处理方法的原因如下。虽然UPG可以比背面研磨更为仔细地进行研磨，不过与CMP和干抛光（Dry Polish）相比，处理后的表面会变粗糙。也就是说，与CMP和干抛光相比，UPG的晶圆弯曲强度会变低。如果通过UPG进行表面处理的话，可在硅底板的背面以50μm左右的厚度形成非结晶层（缺陷层）。由于该非结晶层的存在，可以防止从研磨装置等进入到硅底板内的铜等金属到达晶体管通道附近。东京大学表示，“如果将铜等金属吸引到晶体管通道中的话，就会出现阈值电压发生改变等现象。我们希望避免出现该现象”。即使稍微牺牲一些弯曲强度，也要将晶体管特性放在优先位置。
资讯排行
- 投资超1万亿元，广东省2025年狠抓1500个重大建设项目
- 常州新能源科技服务专家行工作会在常州大学召开
- 交运部加快制定氢气道路运输技术规范标准 相关仪器如何积极响应？
- 北京发布重点领域设备贷款贴息实施草案 重大仪器以旧换新如何享受政策
- 杭州出台支持智能机器人产业发展政策 政府全力支持相关仪器发展要点有哪些？
- 中国氢能发展获政策持续加码 相关仪器如何做好替代能源发展的护航者
- 湖南发布中央引导地方科技发展资金第一批拟立项项目公示 仪器发展如何明确未来方向
- 设备更新贷款获政府贴息延长政策支持 仪器发展获持续增长点
- 商务部支持耐用消费品以旧换新 家电行业获有利政策哪些仪器有望快速发展？
- 液相色谱材料龙头企业赛分科技成功登陆上交所！
- 公斤力矩扳手怎样换算成N.m
- 无畏无惧：深入中国市场发展 聚力同心共创佳绩
- 高压隔离开关的导电部分和绝缘部分知识介绍
- 美国PARKER气缸磨损分析原因
- 河北大学管理学院北京校友会成立，北京中显霍刚荣任联席会长
